Стенд предназначен для проведения лабораторно-практических работ для студентов высших, средних и профессионально-технических учебных заведений с целью получения знаний, опыта и навыков работы с программируемыми логическими интегральными схемами (ПЛИС). Выполняя работы на данном стенде, обучаемый изучает основные принципы функционирования логических блоков ПЛИС, получает знания в разработке простых и сложных схем на ПЛИС, повышает свои знания в программировании на языках C, C++, а также Verilog и VHDL. На базе данного стенда можно разработать и собрать собственное устройство для обработки большого количества различных данных в режиме реального времени. Такой подход часто применяется в видео оборудовании, и различного рода анализаторах, где необходимо обрабатывать большой поток данных в единицу времени.
Состав стенда
Базовая комплектация:
- Модуль ячейка FPGA (1 шт.)
- Отладочный модуль FPGA (1 шт.)
- Соединительные, приборные провода (20 шт.)
- Кабель USB 2.0 AM/BM (2 шт.)
- Комплект учебно-методических пособий (2 шт.)
- Программное обеспечение (1 компакт-диск).
| Название комплектации | Состав |
|---|---|
| ПЛИС | Содержит базовую комплектацию, настольный вариант |
| ПЛИС-К | Дополнительно к базовой комплектации ПЛИС содержит комплект персонального компьютера (системный блок, монитор, клавиатура и мышь) |
| ПЛИС-СК | Дополнительно к базовой комплектации ПЛИС содержит комплект персонального компьютера и стендовый стол, на котором смонтированы все элементы. |
Функциональность стенда и его структура
Стенд выполнен в виде набора модулей. На лицевой панели модулей выведены основные узлы и органы управления. Выводы на лицевой панели имеют защиту от неверной коммутации, что позволяет защитить порты микросхем от выхода из строя. Переключатели выполнены в виде емкостных кнопок, ввиду отсутствия механических элементов в данной технологии, ресурс таких кнопок практически неограничен.
Модуль «Ячейка FPGA»
Модуль ячейки FPGA позволяет изучить основы функционирования логических блоков ПЛИС и их конфигурирования. Данный макет предполагает формирование студентом логической или арифметико-логической функции средствами одного гипотетического логического блока. Модуль представлен следующими функциональными частями:
- Генераторы логических уровней, с емкостным управлением (6 шт.)
- Детектор уровней линии (4 шт.)
- Генератор импульса (1 шт.)
- Генератор меандра (1 шт.)
- Счетчик 4-х разрядный (1 шт.)
- Ячейка плис (1 шт.)
Отладочный модуль FPGA
Модуль содержит реальную микросхему фирмы Altera (семейство Cyclone IV), средства отладки и программирования, а также набор периферийных устройств. Он позволяет студенту получить знания об интерфейсах периферийных устройств и проектировании их аппаратной поддержки, а также навыки конфигурирования производимых промышленностью ПЛИС. Модуль представлен следующими функциональными частями:
- Генератор логических уровней, с емкостным управлением (4 шт.)
- 16-и канальный логический анализатор (1 шт.)
- Семисегментный дисплей (1 шт.)
- Аналого-цифровой преобразователь (АЦП) (1 шт.)
- Цифро-аналоговый преобразователь (ЦАП) (1 шт.)
- Потенциометры (2 шт.)
- Светодиоды (4 шт.)
- Пьезоизлучатель (1 шт.)
- Память EEPROM (1шт.)
- Память SDRAM (1 шт.)
- Микросхема ПЛИС ALTERA Cyclone IV (1 шт.)
Все блоки стенда можно коммутировать между собой приборными проводами.
Учебно-методическая часть
Специально для стенда разработан комплект учебно-методических пособий, которые помогут изучить ПЛИС, как в теории, так и на практике, дадут знания по разработке устройств на базе ПЛИС, а также помогут с легкостью разобраться в работе стенда. Комплект учебно-методических пособий состоит из трёх руководств: теоретическое, управление стендом и лабораторный практикум. В теоретическом руководстве даётся описание принципов работы ПЛИС, их разновидностей, описывается возможность автоматизированного проектирования цифровых устройств, основные сведения о языке VHDL описываются примеры работы с различными периферийными устройствами и протоколами с помощью ПЛИС, а так же рассматривается программный процессор NIOS II работающий на базе ПЛИС. Руководство по управлению описывает принципы работы с каждым узлом стенда и как применить полученные знания в теории на реальном оборудовании. В конечном итоге в рамках лабораторного практикума закрепляются знания, полученные от теоретического материала, и студенты создают различные устройства на базе ПЛИС, пишут для них программу управления на различных языках программирования.
Лабораторный практикум
- Изучение режимов работы логической ячейки (без задания функции на входных мультиплексорах). Применение логического анализатора;
- Конфигурация логической ячейки. Синтез комбинационной схемы;
- Конфигурация логической ячейки. Синтез триггера с произвольным законом функционирования;
- Знакомство со стендом, изучение аппаратного обеспечения макета, а также среды Quartus II Web Edition. Проектирование счётчиков с последовательной и параллельной организацией переноса, назначение выводов ПЛИС, использование Quartus II для отладки.
- Изучение способов управления линиями ввода-вывода. Подключение кнопочных переключателей и светодиодов к ПЛИС.
- Динамическая индикация. Реализация на ПЛИС кодового замка с отображением текущего кода. Набор кода осуществлять с помощью тактовых кнопок, в случае совпадения выдать на семисегментные индикаторы сообщение «OPEN»
- Работа с синхронной динамической памятью. Заполнить массив слов памяти значениями, являющимися числами Фибоначчи.
- Применение ПЛИС в вычислительных задачах: нахождение суммы и среднего арифметического массива чисел; вычисление контрольной суммы участка памяти.
- Работа с EEPROM. Запись последовательности чисел в формате целых и вывод содержимого памяти на семисегментный дисплей.
- Аналогово-цифровое преобразование. Реализовать на ПЛИС цифровой вольтметр для отображения на ССИ напряжения на входе АЦП.
- Программирование ПЛИС для работы в качестве настраиваемого генератора частот, частота может грубо устанавливаться с помощью тактовых кнопок либо регулироваться при помощи потенциометра. Предусмотреть вывод частоты на ССИ.
- Цифро-аналоговое преобразование. Воспроизведение содержимого памяти в формате PCM (ИКМ)
- Знакомство с программным процессором Nios II. Реализация секундомера с минимальным использованием ресурсов ПЛИС помимо программного процессора.
- Исследование быстродействия программных процессоров Nios II Economy, Standart и Fast.
Характеристики отладочного модуля FPGA
| Напряжение электропитания, В | 5 |
| Максимальное потребление тока, А | 1 |
| Диапазон рабочих температур, ºС | +10 … +40 |
| Габаритные размеры модуля, ШхВхГ, мм | 290 х 80 х 200 |
Характеристики модуля ячейки FPGA
| Напряжение электропитания, В | 5 |
| Максимальное потребление тока, А | 0,5 |
| Диапазон рабочих температур, ºС | +10 … +40 |
| Габаритные размеры модуля, ШхВхГ, мм | 180 х 60 х 135 |
Количество рабочих мест: 2